미래인증건강신문 유영준 기자 |
제목 [IR52 장영실상] 전력 손실 줄이고 D램 성능 극대화
△왼쪽부터 김지용, 윤제형, 박경수, 방희문 수석연구원. 삼성전자
DDR5 D램 모듈에 탑재돼 D램의 성능 향상과 함께 동작 전력을 감소시키는 DDR5향 전력관리 반도체 3종을 개발한 삼성전자가 제16주차 IR52 장영실상을 수상했다. 해당 전력관리 반도체는 서버와 개인용 PC에 적용돼 고용량·고속 데이터 처리를 위한 고효율·고응답 속도를 제어하는 기술을 포함하고 있다.
메모리 모듈용 전력반도체 시장은 TI, MPS 등 미국 업체와 르네사스 등 일본 업체가 독식해왔다.
DDR4에서 DDR5의 변화는 삼성전자에 기회가 됐다. 기존 DDR4는 전력관리 반도체가 마더보드에 탑재된 반면 DDR5는 고용량·고속 동작이 화두로 떠오르면서 DDR4와 달리 D램 모듈 기판에 전력반도체(PMIC)를 직접 탑재하게 됐다. 2016년 신규 표준 제정에 동참한 삼성전자는 새로운 메모리 모듈용 전력반도체 분야에서 최초로 양산에 성공해 관련 분야 주도권을 잡았고, 데이터센터와 노트북, PC 등에 필요한 고용량·고속 데이터 처리를 위한 고효율·고응답 속도 전력반도체 기술을 확보했다. 기존 외국 업체들이 독식하던 메모리 모듈용 전력관리 반도체 시장에 최초 진입하는 과정에서 후발 주자로서 기존 업체들 사이에 형성된 표준화 사양 논의 및 개발 과정 참여에 어려움이 있었다.
DDR5향 전력관리 반도체는 자체 설계 기술인 터보 제어와 비동기식 2상 전압 강하 제어 회로를 적용했다. D램의 고속 동작을 지원하기 위한 고응답 제어 기술도 확보해 전압 변화를 실시간으로 빠르게 감지하고 출력전압을 일정하게 유지했다. 또한 고효율을 위한 하이브리드 게이트 제어 기술을 확보해 전력 손실을 줄였다. 이와 함께 기존에 전압을 일정하게 유지하기 위해 탑재하던 적층세라믹콘덴서(MLCC) 사용량도 줄일 수 있어 D램 모듈 설계의 편의성이 높아졌다.
주최 : 과학기술정보통신부 주관 : 매일경제신문사 한국산업기술진흥협회
[강민호 기자]
